코아시아세미, 삼성 SAFE 포럼서 차세대 칩렛 플랫폼 'CoCs™' 고도화 전략 공개

삼성 파운드리·글로벌 OSAT와 '원스톱 패키징 에코시스템' 구축…설계부터 양산까지 직결

조정호 코아시아넥셀 조장호 대표. ⓒ 코아시아세미

[프라임경제] 코아시아세미가 미국 실리콘밸리에서 열린 삼성 파운드리의 'SAFE™ Forum 2026'에서 차세대 칩렛 패키징 플랫폼 'CoCs™(CoAsia Chiplet Solution)'의 고도화된 패키징 전략과 향후 로드맵을 공개했다고 29일 밝혔다.

최근 AI·HPC 시장 확대와 함께 초대형 칩(Big Die) 설계의 한계가 업계 핵심 과제로 부상하는 가운데, 코아시아세미는 이번 포럼에서 성능, 수율, 전력효율을 동시에 확보할 수 있는 차세대 칩렛 개발을 효율화하는 솔루션을 제시했다. 

코아시아세미의 CoCs™는 단일 칩을 기능별 다이(Die)로 분할한 뒤 각 다이에 최적 공정과 패키징 구조를 적용하는 플랫폼이다. 칩렛 구조 설계와 첨단 패키징 구현 과정을 표준화·모듈화해 고객 요구사항에 맞는 AI·HPC 반도체를 보다 빠르고 안정적으로 개발할 수 있도록 한다. 

HBM3E를 포함한 고대역 메모리와 UCIe·PCIe, SerDes 등 최신 고속 인터페이스를 지원하며, AI·HPC용 고성능 반도체에 요구되는 초고속 데이터 처리 및 집적도 구현에 최적화했다. 

코아시아세미는 칩렛 설계의 핵심 난제로 꼽히는 SI·PI(Signal and Power Integrity) 검증 과정에서 200개 이상의 항목을 사전 시뮬레이션 단계에서 검증하고, 프로젝트별 표준화 방법론을 적용해 개발 기간 단축과 제조 비용 절감이 가능해졌다고 밝혔다.

코아시아세미는 이번 발표에서 RDL 및 인터포저 기반의 2.3D와 2.5D 구조를 넘어 SoC·메모리 다이 적층 기반의 3D 패키지 솔루션에 대한 로드맵도 공개했다. 

삼성 파운드리 첨단 공정에 맞춰 LPDDR, MIPI, PCIe, UCIe 등 고속 인터페이스 IP와 HBM 플랫폼을 단계적으로 확대하고, AI·HPC 시장 수요에 대응 가능한 차세대 패키지 구조를 고도화해 나간다는 전략이다.

이와 관련해 3D 패키지 솔루션은 2분기 샘플 검증과 3분기 양산에 돌입할 계획이며, 올해 내 2.5D 칩렛 플랫폼의 샘플 아웃(Sample out)도 추진하고 있다.

사업 측면에서도 코아시아세미는 삼성 파운드리를 중심으로 암코(Amkor), ASE 등 글로벌 최상위 OSAT 기업들과 협력 체계를 구축하고 있다. 

인터포저·기판 설계부터 패키징·소재 기업 연계, 양산까지 아우르는 통합 공급망 관리 체계를 기반으로 엔드투엔드(End-to-End) 수행 역량까지 갖췄다.

신동수 코아시아세미 대표이사는 "AI·HPC 시대에는 단순 설계 역량을 넘어 첨단 패키징과 공급망 대응 능력까지 포함한 통합 솔루션 역량이 중요해지고 있다"며 "CoCs™를 기반으로 삼성 SAFE™ 에코시스템 내 차세대 칩렛 분야 경쟁력을 지속 강화해 나갈 것"이라고 말했다.