삼성전자, 신무기 'GAA'로 1위 TSMC 추월할까

3나노부터 GAA 공정 선제 도입…3나노 수율, TSMC 제쳐

[프라임경제] 삼성전자(005930)와 대만 TSMC 간 파운드리(반도체 위탁생산) '미세 공정 경쟁'이 치열하다. 

삼성전자는 파운드리 업계 1위인 TSMC보다 먼저 3나노미터(㎚·1㎚=10억분의 1m) 공정에 '게이트올어라운드(GAA)' 기술을 도입하면서 최첨단 반도체 시장 탈환에 나섰다. 

삼성전자 파운드리사업부가 지난해 6월 화성캠퍼스 3나노 양산라인에서 3나노 웨이퍼를 보여주고 있는 모습. ⓒ 삼성전자

20일 연합보 등 대만 언론에 따르면 TSMC가 북부 신주과학단지 바오산 지역의 '20팹'(fab·반도체 생산공장) 외에 남부 가오슝 공장에도 2나노 공정을 구축, 동시에 2나노 제품을 생산할 계획이다.

당초 TSMC는 가오슝 공장에 28나노 웨이퍼 공장을 설립해 2024년부터 양산을 시작할 예정이었으나 계획이 변경됐다.

업계에서는 경쟁사인 삼성전자가 초미세 공정 개발에 나서자 TSMC가 서둘러 투자를 확대하며 대응에 나선 것으로 보고 있다.

최근 삼성전자는 '삼성 파운드리 포럼 2023'에서 2025년 2나노 공정으로 모바일 반도체를 양산하고 2026년 고성능컴퓨팅(HPC), 2027년 차량용 제품을 제조할 계획이라고 밝혔다.

삼성전자가 지난 4일 삼성동 코엑스에서 개최한 '삼성 파운드리/SAFE 포럼'에서 최시영 사장이 기조연설을 하고 있는 모습. ⓒ 삼성전자

삼성전자는 GAA 기술력을 높인 만큼 2나노 공정에서 TSMC와 기술 격차가 줄어들 것으로 기대하고 있다.

삼성전자는 GAA 트랜지스터 구조 연구를 2000년대 초부터 시작했다. 2017년부터 3나노 공정에 본격 적용해 지난해 6월 세계 최초로 GAA 기술이 적용된 3나노 공정을 양산 라인에 적용했다. 

GAA는 게이트 면적을 넓혀 데이터 처리 속도와 전력 효율을 높인 차세대 트랜지스터 구조다. 기존 트랜지스터 구조인 '핀펫(FinFET)' 한계를 극복할 수 있어 파운드리 '게임 체인저'로 꼽힌다.

현재 GAA 트랜지스터 구조를 도입한 파운드리 업체는 삼성전자가 유일하다.삼성전자가 3나노부터 GAA 공정을 선제 도입한 점이 유리하게 작용할 것으로 전망된다. 

핀펫 트랜지스터를 쓰고 있는 TSMC는 2년 뒤 2나노 미만 공정부터 GAA를 도입할 예정인데, 초반 수율(양품 비율)을 잡는 데 어려움을 겪을 것으로 예상되기 때문이다.

지난해 7월 경기 화성시 삼성전자 화성캠퍼스에서 열린 세계 최초 GAA 기반 3나노 양산 출하식에서 연구원들이 3나노 반도체 양산품을 출하하고 있다. ⓒ 삼성전자

이미 삼성전자는 3나노 수율을 상당 수준으로 끌어올린 것으로 알려졌다. 

하이투자증권은 '삼성파운드리전' 보고서를 통해 삼성전자 파운드리의 4나노 수율을 75%, 3나노는 60% 이상으로 추정했다. 

TSMC의 3나노 수율을 넘어섰다. IT매체 wccf테크에 따르면 TSMC는 N3(3나노) 공정으로 애플 A17, M3 칩셋을 만들고 있지만 수율은 55%에 머무는 것으로 추정된다.

업계에서는 3나노 또는 4나노 같은 최첨단 공정은 수율이 60% 이상이면 안정적인 수준에 도달했다고 본다.

또한 삼성전자는 '파운드리 세계 1위'라는 목표를 이루기 위해 패키징 분야 사업 경쟁력 확보에 나섰다. 패키징은 반도체와 기기를 연결하기 위해 전기적으로 겉을 포장하는 공정이다.

삼성전자는 어드밴스트패키징(AVP) 전담팀을 꾸렸으며, 3D(3차원) 패키징에 GAA 공정을 결합한 기술로 파운드리 고객사를 확대하겠다는 구상이다. 

'삼성 어드밴스드 파운드리 에코시스템(SAFE)' 글로벌 파트너인 메모리, 패키지 기판, 테스트 분야 기업과 최첨단 패키지 협의체인 'MDI 얼라이언스'도 구축한다.

최시영 삼성전자 파운드리사업부 사장은 삼성 파운드리 포럼 2023에서 "새로운 트랜지스터 시대를 열 GAA 공정이 높은 성능과 낮은 전력으로 구현하는 AI 반도체에 가장 최적화된 솔루션"이라며 "삼성전자는 첨단 패키징 솔루션 기술을 확보하고 2025년 3D 기술을 GAA로 확대하는 등 기술 개선에 적극 나설 것"이라고 말했다.